用vhdl语言写的程序,quartus与modelsim联调,自己能加延迟时间吗?我看了好像verilog能自己加延迟的,vhdl怎么解决?谢谢!!!
补充:移动开发 , 电信IT应用开发
上一个:fatal error C1021: invalid preprocessor command 'include_next'这个问题怎么解决呀下一个:Qt 正则表达式问题