当前位置：操作系统 > 电脑通通透 >>
答案：·内存不能存为“Read”有这么几种原因二、DIMM引脚的基本设计
·让有限的内存用在刀刃上的几招
·kingston（金士顿）内存编号识别方法
·琳动分析：系统多少内存才算够？
·生化危机4-内存修改 Biohazard 4
·内存引起的主机无响应故障
·解决内存不为读或写的问题
·手把手教你内存终极变相“造假”易做图
·玩家顶级装备 WINTEC AMPX内存性能测试
·不可不信！10M内存换来的美丽苹果
讲完Unb-DIMM与Reg-DIMM的不同之后，现在我们来看看DIMM引脚上的不同。其实，从内存芯片的引脚上就能推断出一些DIMM的引脚，因为芯片最终要通过DIMM来与主板打交道的。
首先，DIMM肯定要有64个引脚用来数据的传输，而且要有Ax地址线、L-Bank地址线、片选、数据掩码、电源、RAS、CAS……等信号，另外，ECC型与Reg型DIMM要有额外的标定引脚，下面我就以SDRAM和DDR SDRAM为例，分Unb-DIMM和Reg-DIMM来介绍一下DIMM都包含有哪些的引脚。
（上图可点击放大）
从上面的引脚信号列表中，大家应该能了解到DIMM的大体情况了。其中很多信号定义是不是非常熟悉？从中可以看到，在DDR SDRAM时代已经为8个L-Bank做好了准备，但业界显然没有利用到它，不光是内存厂商，DDR芯片组中似乎没有支持8个L-Bank的设计。还有就是CS信号，从SDRAM到DDR，都有4个CS的设计，但目前的DIMM还都是双P-Bank的设计，不同的是，SDRAM-DIMM上，4个CS是必须的，两个CS对应一个P-Bank芯片集，但到了DDR时代，可能是技术与工艺的进步，一个CS就控制了一个P-Bank。总之，当我们了解了芯片的引脚设计后，对DIMM的引脚组成也就不再陌生。有兴趣的读者，可以自行深入研究。三、QBM型DIMM
之所以在前文没有介绍四倍带宽内存（QBM，Quad Band Memory），就是因为不是针对芯片的技术，而针对DIMM的技术。它诞生于DDR时代，是Kentron公司为了解决DDR带宽提供困难而提出的设计方案。主要的思路就是让DIMM上的两个P-Bank交错工作，而交错的时钟周期为原始时钟的1/4，即相位相差90度。
（上图可点击放大）
QBM的工作时序图，第二个P-Bank的工作时钟与第一个P-Bank相差90度（1/4周期），这样在第一个P-Bank时钟的高/低电平中部就是第二个P-Bank的触发点，两者都是DDR传输，从而在一个时钟周期内完成4次数据触发，实现四倍带宽
为了控制两个P-Bank中同一位置的芯片交错工作，模组上要为每组芯片（在QBM模组上，一个P-Bank位于一侧，两个P-Bank中位置相对的芯片为一组）设置一个开关，以控制不同P-Bank间的通断。并且还要为延迟1/4周期的P-Bank提供一个PLL以保证相位差的准确性。
QBM的设计是非常巧妙的，经过对现有的DDR模组的改装，配合新的芯片组即可将带宽提高一倍，有点类似于32bit RIMM，在一个模组上实现了双通道的功能，只是QBM不是双通道并发，而是双通道交错，通过更高的传输频率实现高带宽。但是新增加的开关与PLL元件将增加一定的成本，不过与其所能提供的带宽相比，还是比较划算的。
（上图可点击放大）
Kentron公司给出的QBM与其他内存方案的成本比较表，从中可以看出QBM有较高的性价比
但是，开关元件的同步性对于QBM是个考验，时钟频率越高，对开关的控制精度就越高。目前，有不少大牌的模组厂商（如Infineon）都在论证QBM的可行性与可靠性，据部分厂商透露，在使用DDR-333或之前标准时，QBM的表现良好，但到了DDR-400，QBM的可靠性就会降低，如果克服这一个问题，那么延迟又会大幅提高。所以，QBM目前的可行标准是QBM533（DDR-266）和QBM667（DDR-333）。VIA在P4X800中将要支持的标准也是QBM533，虽然不能使用DDR-400，但它的5.4GB/s带宽（QBM667）在目前仍是无敌的。
不过，由于QBM是针对模组的技术，所以理论上QBM可适用于任何DIMM，包括SDRAM和DDR-Ⅱ的DIMM，Kentron也有此计划研制QBM型DDR-Ⅱ DIMM，以保持QBM的生命力。另外，Kentron已将QBM标准上报JEDEC审批，目前还不知能否通过。很多模组厂商也都在观望，毕竟QBM转产是很容易的，就看市场情况了。所以，QBM虽然设计巧妙，但得到的支持并不强劲，以Kentron及QBM联盟的生产能力，显然不足以完成普及任务，一切就看P4X800的市场效果了。
三、模组的堆叠装配
当内存芯片容量无法迅速提高的时候，高容量模组如何设计就体现了厂商间的真正实力，由于高容量模组针对的是高端应用市场，所以谁能在容量上有所突破就意味着滚滚商机。就模组而言，芯片基本是固定的，所以芯片堆叠装配（Stack Assembly）技术就是增加容量的首选。
这方面除了Elpida、Kentron、Kingston等公司较早以前提出的TCP、FEMMA、EPOC等堆叠形式外（已有多篇文章介绍过，在此不再重复），著名的封装技术开发商Tessera公司（它在1990年因研制出CSP封装而闻名于世）近期宣布了他们的4枚芯片堆叠装配的模组技术（TCP与EPOC都是两芯片堆叠）——μZ Package，当然，芯片本身的封装也要有相应的调整。而Infineon公司也推出了普通TSOP-II技术的双芯片堆叠装配技术。显然，模组厂商都想利用有限的空间（毕竟在主板上插槽之间的距离是有限的）尽量提高装配容量，若再配合SiP封装形式的内存芯片，DIMM的扩容就如虎添翼了。
Infineon的采用TSOP-II堆叠封装的模组，容量高达2GB
Tessera公司为高容量模组开发的4枚芯片堆叠装配技术μZ Package
（出处：http://www.vipcn.com/）
（出处：http://www.zzzyk.com/）
| 上一页 [1] [2] |
上一个：DDR3内存技术初览(1)
下一个：DDR3内存技术初览(3)
